英特尔 14A2 评估双面混合架构，挑战台积电制程

據韓媒 Etnews 報道，英特爾正在 14A2 製程評估引入「雙面混合架構」——在以背面電源傳輸網路作為主要供電路徑的同時，將部分正面金屬互連層重新分配，承擔輔助電源訊號與時脈分配任務。台積電 N2（2nm）已於 2025-2026 年完成穩定量產，英特爾相對競爭對手的時間落差至少相當於一個完整製程世代。

21nm 線寬成物理瓶頸：金屬電阻指數級上升，nTSV 架構無法承受所需電流密度

根據 Etnews 報道，英特爾 14A2 的 21nm M0 間距目標正成為現有架構的物理瓶頸：金屬線寬細化至 21nm 以下時，互連電阻呈指數級上升；原本為 BSPDN 架構設計的奈米矽穿孔（nTSV）基礎設施，已無法單獨承受電晶體正常運作所需的電流密度，進而引發電壓驟降，損害晶片的功耗效率與效能穩定性，並構成良率風險。

雙面混合架構是英特爾為突破此物理瓶頸而採取的解決方案；代價是互連設計複雜度的大幅提升，包括正背面訊號路徑的協同規劃、時序收斂與良率管控，難度遠超過單一面電源傳輸架構。

競爭對手時間表：台積電 A14 預計 2028 年出貨

根據報道，三大晶圓代工廠的製程時間表及技術路線如下：

台積電（TSMC）：N2（2nm）已於 2025-2026 年完成穩定量產，符合最大客戶蘋果產品發布節奏；A14（1.4nm）預計 2028 年向市場出貨——即與英特爾 14A 啟動風險性量產的同一年

三星電子：SF2Z 計劃 2027 年商業化；SF2Z 是在已於 3nm 節點驗證成熟的 GAA 架構上疊加 BSPDN，技術變數單一，良率曲線收斂速度理論上更快

英特爾：14A 製程預計 2028 年風險性生產，2029 年正式量產；英特爾對台積電和三星的時間落差，至少相當於一個完整製程世代

Citrini 分析師：成功可挑戰台積電地位，失敗恐重蹈三星衰退覆轍

根據報道，Citrini 分析師 Jukan 指出，英特爾過去在 20A 與 18A 製程引入 GAA 電晶體與 BSPDN 兩項革新技術，至今仍在與良率瓶頸纏鬥；如今 14A2 再度疊加雙面供電架構，技術風險堆疊程度遠超三星（三星 SF2Z 的技術變數更為單一）。

Jukan 直言：「若英特爾的策略轉型成功，有望挑戰台積電龍頭地位；若失敗，則可能引發災難性的良率崩潰與客戶出走，重蹈三星晶圓代工廠當年衰退的覆轍。」

業界認為，14A PDK 發布後 18 個月內的 Fabless 訂單鎖定情況，將是英特爾晶圓代工業務復甦成色最重要的第一道指標。

常見問題

英特爾 14A 與 14A2 製程的主要差異是什麼？

根據 Etnews 報道，14A 以 M0 間距約 28nm 為目標，採用純 BSPDN 架構（PowerDirect 技術）；14A2 為半節點優化，目標將 M0 間距壓縮至約 21nm，密度較現有 18A 提升 1.3 倍，並評估引入雙面混合架構以解決 21nm 線寬帶來的電阻與電流密度挑戰。

英特爾 14A 製程預計何時量產？

根據英特爾現有路線圖，14A 製程預計 2028 年進入風險性生產，2029 年達到正式量產規模；14A PDK 0.9 版預計今年 10 月發布，英特爾計劃在此後 18 個月內鎖定主要 Fabless 客戶訂單。

英特爾為何在 14A2 評估雙面混合架構？

根據 Etnews 報道，英特爾評估雙面混合架構的根本原因是：金屬線寬細化至 21nm 以下時，互連電阻呈指數級上升，現有 nTSV 架構無法單獨承受所需電流密度，導致電壓驟降並損害晶片功耗效率；雙面混合架構是突破此物理瓶頸的技術解決方案。