AMD 发布 MI455X AI 加速器，HBM4 内存速度较前代提升 2.9 倍

AMD 于 7 月 22 日在加州旧金山莫斯康西展览中心举行的年度活动「AMD Advancing AI 2026」上，发布了新款 AI 加速器 Instinct MI455X，相较于前代产品 MI355X（搭载 8 层堆叠 HBM3E，容量 288GB），容量提升 1.5 倍、速度提升 2.9 倍。

AMD MI455X 的 HBM4 规格

MI455X 搭载的 HBM4 规格，是以下关键改进的结果：

· 世代对比（MI455X HBM4 vs MI355X HBM3E）

· 堆叠层数：12 层 vs 8 层（+4 层）

· 单晶片容量：432GB vs 288GB（提升 1.5 倍）

· 频宽：23.3 TB/s vs 约 8 TB/s（提升 2.9 倍）

· 通道宽度：2048 位 vs 1024 位（扩大一倍）

· 整体运算效能：较上一代提升约 4 倍

Dieckmann 表示，速度提升并非单纯依靠提高时脉频率，而是通过增加堆叠层数（8 层 → 12 层）和加倍连接通道宽度（1024 位 → 2048 位）同步实现。

MI455X 的系统整合：256GB/s CPU 直连

MI455X 配套的 CPU 为 AMD 第六代服务器处理器（EPYC Gen6）。通过专用通道与 GPU 直接连接，数据传输速度高达每秒 256GB，使 CPU 能够无延迟存取 GPU 记忆体，消除数据交换瓶颈。在 Helios 系统层面，单一机架最多可整合 72 个 MI455X 单元；HBM4 总容量可达 31TB，记忆体频宽可达 1.7 PB/s，实现从晶片级记忆体效能向机架级扩展。

三星电子为主要 HBM4 供应商

一名在现场接受采访的 AMD 高层透露，三星电子将为 MI455X 提供大部分 HBM4 记忆体。三星正在准备的 HBM4 产品采用 12 层堆叠设计，容量为 36GB 级，使用 10 奈米制程（1c），单脚传输速率达 13Gbps，单堆叠频宽达 3.3TB/s，据称比上一代 HBM3E 快得多。

AMD 和三星电子已于 2026 年 3 月在三星平泽办公地点签署 MOU，以扩大在 HBM4 领域的合作；AMD 高层并表示，双方合作关系将会在下一代 HBM4E 阶段进一步加强，目标实现 16 层堆叠、约 60GB 容量和数十 TB/s 频宽。

常见问题

AMD MI455X 搭载的 HBM4 记忆体规格是多少，与前代 MI355X 相比如何？

MI455X 搭载 12 层堆叠的 HBM4，单晶片容量 432GB，频宽 23.3 TB/s；相比前代 MI355X 搭载的 8 层堆叠 HBM3E（容量 288GB），容量提升 1.5 倍、速度提升 2.9 倍；整体运算效能较上一代提升约 4 倍。

三星电子在 AMD MI455X 的 HBM4 供应中扮演什么角色？

根据 AMD 高层在现场采访的表态，三星电子将为 MI455X 提供大部分 HBM4 记忆体；三星的 HBM4 产品采用 12 层堆叠、36GB 容量，使用 10 奈米制程（1c），单堆叠频宽达 3.3TB/s；AMD 和三星电子亦已于 2026 年 3 月签署 MOU 扩大合作，并共同研发下一代 HBM4E。

AMD 与三星电子的 MOU 在何时签署，合作范畴为何？

AMD 与三星电子于 2026 年 3 月在三星平泽办公地点签署谅解备忘录（MOU），旨在扩大在下一代记忆体（包括 HBM4）领域的合作；双方还在共同研发 HBM4E（第七代 HBM），目标实现 16 层堆叠、约 60GB 容量和数十 TB/s 频宽。