台积电副总裁何军：CoWoS 光罩用量增加 5.5 倍，量产良率超过 98%，ABF 载板成为下一个瓶颈

台积电（2330）先进封装副总裁何军于8月11日公开表示，CoWoS 5.5倍光罩尺寸已正式进入量产，多家AI客户产品良率长期维持在98%以上，部分超过99%；台积电目标在2029年将CoWoS光罩尺寸推进至14倍。何军同时指出，ABF载板将成为继内存之后AI封装供应链的下一个瓶颈。

CoWoS量产数据：5.5倍光罩良率超98%

何军表示，CoWoS 5.5倍光罩尺寸量产后，多家AI客户产品良率长期维持在98%以上，部分产品突破99%。台积电过去三年CoWoS产能几乎年年翻倍，目前全球共运营10座先进封装厂，整体供给已相当接近客户需求，但尚未完全满足。

台积电的CoWoS技术路线图目标是在2029年将光罩尺寸推进至14倍。何军指出，自己从20世纪90年代便投身封装产业，从未料想到先进封装会在近年实现如此指数级的增长。

SoIC混合键合与Chiplets：6微米间距已量产

何军说明，SoIC混合键合（hybrid bonding）技术的6微米键合间距（pitch）已于去年进入量产，目标是在2029年进一步缩减至4.5微米。届时可实现A14芯片直接叠加A14芯片的三维堆叠架构，互连密度超越传统方案50倍以上，能源效率提升5倍。

在Chiplets策略上，何军强调，其价值不仅在于突破光罩尺寸限制，更在于允许模拟电路与运算模块分离设计，让客户不必将所有功能全部迁移至最新制程节点，从而有效降低整体开发成本。台积电现已导入算法进行芯片配对（die matching），筛选特性最匹配的Die组合，以在封装层级进一步提升产品性能的一致性。

超大尺寸封装质量要求：STCO架构，质量标准须超越车规等级

何军指出，当CoWoS超过3倍光罩尺寸后，封装与电路板、散热结构及系统之间的交互作用日趋复杂；为将大型AI系统的整体失效率控制在可接受范围内，单个封装组件的质量标准必须超越车规等级。

台积电为此推动STCO（System-Technology Co-Optimization，系统技术协同优化）架构，要求芯片、封装、基板、PCB及散热设计在量产前协同优化，将热学、机械和可靠性边界条件纳入早期开发流程。

台积电已经发现，同一颗芯片整合至不同系统后，部分产品出现了在组件验证阶段从未观察到的die-edge（裸晶边缘）损伤，最终需要与客户共同调整PCB布局、无源元件配置及制造流程。

台积电承诺在量产前六个季度公布系统边界条件，广泛征求客户反馈，并呼吁业界通过OCP（Open Compute Project）共同建立系统级验证标准。

ABF载板告急：多源采购加剧共面度管控难度

何军指出，未来几年AI封装供应链将同时承压，主要体现在以下几个方面：

ABF载板短缺：ABF载板将成为继内存之后AI封装供应链中下一个最紧迫的瓶颈。

多源采购的双刃剑效应：客户普遍采取多源采购策略，以争夺基板产能，但不同供应商基板在热膨胀系数和机械特性上的差异，正加剧系统整合交付过程中的共面度管控难度，并影响良率。

多源策略的根本局限：何军明确表示，这一瓶颈难以通过增加供应商数量来解决。

并行开发应对交付压力：台积电已从“循序开发”转型为“并行开发”，技术、制造和客户团队同步推进。客户产品甚至可能在测试载具（test vehicle）完成验证前就已进厂，大量制程改善必须在量产周期内即时完成。

常见问题

台积电CoWoS 5.5倍光罩量产的良率表现如何？

根据台积电先进封装副总裁何军于2026年8月11日的公开声明，CoWoS 5.5倍光罩尺寸量产后，多家AI客户产品良率长期维持在98%以上，部分产品突破99%；台积电目标是在2029年将CoWoS推进至14倍光罩尺寸。

什么是ABF载板瓶颈？为什么多源采购策略难以解决？

根据何军的声明，ABF载板将成为继内存之后AI封装供应链中下一个最紧迫的瓶颈。客户采用多源采购虽可分散供应链风险，但不同供应商基板在热膨胀系数和机械特性上的差异，加剧了系统整合过程中的共面度管控难度并影响良率，使多源策略本身成为一把双刃剑，而不是根本解决方案。

台积电SoIC混合键合技术在2029年的目标是什么？

根据何军的声明，SoIC混合键合技术的6微米键合间距已于去年进入量产，目标是在2029年缩减至4.5微米。届时可实现三维堆叠架构，互连密度超越传统方案50倍以上，能源效率提升5倍。