华为揭示 Tau 缩放定律，目标 2031 年实现 1.4 纳米

华为董事局成员暨半导体业务部门负责人何庭波于 5 月 26 日 IEEE 电路与系统国际研讨会上公布「Tau（τ）缩放定律」和「LogicFolding」芯片架构，声称可在不依赖 EUV 极紫外光刻设备下，实现 55% 晶体管密度提升和 41% 功耗效率提升；目标在 2031 年达到相当于 1.4nm 制程的晶体管密度。

Tau 缩放定律的技术逻辑：从几何缩小到时间优化

Tau 缩放定律的核心创新在于技术路线的转变：传统摩尔定律（Moore’s Law）依赖缩小晶体管的物理几何尺寸（需要更先进的光刻技术）；Tau 缩放定律转而聚焦于「时间域」信号优化，通过降低信号传播的电阻和电容负载来提升等效晶体管密度，绕开了对更先进光刻机的依赖。

LogicFolding 是 Tau 缩放定律的物理执行架构，将逻辑电路折叠并堆叠为双层框架，缩短内部连线长度，从而同时提升功耗效率和晶体管密度。华为声称的量化目标：55% 晶体管密度提升、41% 功耗效率提升，2026 年麒麟芯片晶体管密度达 238 MTr/mm²。值得注意的是，这些数字均来自华为内部声明，尚未经过第三方基准测试的独立验证。

辉达的已确认竞争优势与尚待解决的挑战

辉达的已确认竞争优势：CUDA 软件生态系统是目前 AI 模型训练的行业标准，开发者切换成本极高；台积电的 3nm 制造合作确保了当前最先进的硬件性能；Oracle Cloud Infrastructure 等超大规模云服务商的 Vera CPU 大规模部署计划已确认；J Stern 分析师 Chris Rossbach 表示：「这家芯片制造商在 AI 领域的主导地位无人能及，因为与资金紧张的竞争对手不同，它有资源超越它们。」

华为尚待解决的已知挑战：无独立基准测试结果验证大规模 AI 训练环境的性能；制造良率（Yield Rate）的规模化仍不确定；散热管理、电源效率和内存整合方案的系统级验证尚缺；昇腾 AI 芯片整合的时间表为 2030 年，距今仍有 4 年。

常见问题

Tau 缩放定律为何能够绕过 EUV 光刻的技术壁垒？

EUV（极紫外光刻）是目前制造 7nm 以下先进芯片的必要设备，由荷兰 ASML 垄断供应，美国制裁已阻止华为自 2019 年起获得此类设备。Tau 缩放定律的关键在于它不通过缩小晶体管的物理尺寸（需要更短波长的光刻技术）来提升性能，而是通过立体堆叠（3D Stacking）和缩短内部连线（LogicFolding 架构）来提升信号传播效率和等效晶体管密度。这一技术路线在理论上可以在现有中国可及的制程（如 7nm 的 SMIC）上实现更高的等效密度，绕开了对更先进光刻设备的直接需求。

此次发布如何与去年 DeepSeek 事件形成叙事呼应？

DeepSeek 和 Tau 缩放定律均挑战了西方市场对「先进 AI 能力需要高成本、稀缺硬件」这一核心假设。DeepSeek 展示了以更低算力成本实现与 OpenAI 同等水平的 AI 模型性能；Tau 缩放定律声称可在不依赖被制裁的先进硬件的情况下实现高密度晶片。两个事件都直接冲击了辉达估值背后的「算力稀缺性溢价」逻辑，并引发了市场对辉达当前股价中包含多少稀缺性溢价的重新评估。

辉达 2026 年的 Rubin 架构和 Blackwell 架构如何应对潜在的中国竞争？

辉达 2026 年的硬件路线图已确认：数据中心的 Rubin 架构（R100 GPU + Vera CPU）使用台积电最先进的制程，计划量产中；消费级和工作站的 Blackwell-based RTX 50 系列继续上市。Oracle Cloud Infrastructure 已确认 Vera CPU 系统的大规模部署计划。辉达的软件护城河（CUDA 生态）使其在全球 AI 训练基础设施市场的领先地位在短期内难以被硬件层面的竞争直接撼动，尤其是在中国以外的市场。华为的技术路线即使按计划实现，其昇腾 AI 芯片与辉达 GPU 的正面竞争也要等到 2030 年后。