据路透社报道，台湾芯片设计公司联发科在 5 月 4 日任命台积电（TSMC）前高管道格拉斯·宇（Douglas Yu）为兼职顾问。此举支持联发科扩展至 AI 芯片市场，并推进其封装技术。
为 AI 战略提供先进封装专长
宇此前在 TSMC 担任高管职务，在那里他参与研发包括 CoWoS（Chip on Wafer on Substrate，晶圆上封装在基板上的芯片）在内的先进封装技术，该技术可将多个芯片部件整合到单一封装中。CoWoS 广泛用于 AI 芯片，包括 Nvidia 的产品。
联发科任命宇与其计划相一致：到 2027 年，联发科希望从 AI 加速器应用专用集成电路（ASIC）芯片业务中产生数十亿美元的收入。宇在先进封装方面的背景有助于应对关键设计难题：台积电的 CoWoS 路线图显示，到 2029 年，未来的 CoWoS 系统封装产品可能会超过 14 个光刻掩膜尺寸，这会提高更大封装的散热与冷却需求。
先进封装在 AI 芯片性能中的作用日益增强
在整个芯片行业，随着晶体管密度缩放带来的收益放缓，先进封装如今在性能与效率方面发挥着更大的作用。根据台积电的 CoWoS 路线图，到 2029 年，与 2024 年的参考设计相比，更大的封装可能支持显著更多的计算晶体管以及更高的内存带宽——在台积电路线图的假设下，预计计算晶体管增加 48 倍，带宽提升 34 倍。
这一转变正在重塑半导体竞争。芯片公司现在必须应对大规模多芯片系统的物理特性，包括热管理、供电传输以及信号完整性——也就是电信号在系统中传输时的可靠性。
免责声明：以上内容(如有图片或视频亦包括在内)均为平台用户上传并发布，本平台仅提供信息存储服务，对本页面内容所引致的错误、不确或遗漏，概不负任何法律责任，相关信息仅供参考。
本站尊重他人的知识产权、名誉权等法律法规所规定的合法权益!如网页中刊载的文章或图片涉及侵权，请提供相关的权利证明和身份证明发送邮件到qklwk88@163.com，本站相关工作人员将会进行核查处理回复
